(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出數公別番号 特開2001-119949

(P2001-119949A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int.CL'

識別記号

ΡI

テーマコート*(参考)

H 0 2 M 3/28

H02M 3/28

W 5H730

Н

審査請求 有 請求項の数3 OL (全 21 頁)

(21)出願番号

特顯平11-292139

(22)出顧日

平成11年10月14日(1999.10.14)

(71)出版人 000214836

長野日本無線株式会社

長野県長野市福里町下氷鉋1163番地

(72)発明者 松本 晃

長野県長野市福里町下氷飽1163番地 長野

日本無線株式会社内

(74)代理人 100104787

弁理士 酒井 伸司

Fターム(参考) 5H730 AA04 AA15 AA18 BB43 BB57

BB83 CC04 EE02 EE07 FD01 FD51 FF19 FC05 VV01 XX03 XX12 XX15 XX26 XX27 XX32


XX35 XX42

(54) 【発明の名称】 スイッチング電源装置

(57)【要約】

【課題】 出力電圧安定化制御の確実化を図る。

【解決手段】 脈流の高電圧期間に脈流を一次巻線2aを介してスイッチングして二次巻線2bに電圧を誘起させるコンバータ回路4と、平滑した直流を脈流の低電圧期間に一次巻線3aを介してスイッチングして二次巻線3bに電圧を誘起させるコンバータ回路5と、コンバータ回路4、5のスイッチング電流値に関連付けられた比較電圧、および装置出力電圧V0 に基づいて生成された電圧VPDに基づいて制御信号SSを生成する制御信号生成回路35と、コンバータ回路4、5をPWM制御するスイッチング制御回路31とを備え、二次巻線2b、3bの誘起電圧を整流合成して電圧V0を生成するスイッチング電源装置1であって、制御信号生成回路35は、スイッチング電流を電圧変換した電圧と所定のオフセット電圧との加算電圧を比較電圧VSWとして制御信号SSを生成する。



【特許請求の範囲】

【請求項1】 主として脈流の高電圧期間に当該脈流を 第1のトランスの一次巻線を介してスイッチングするこ とにより当該第1のトランスの二次巻線に電圧を誘起さ せる第1のコンバータ回路と、平滑した直流を主として 前記脈流の低電圧期間に第2のトランスの一次巻線を介 してスイッチングすることにより当該第2のトランスの 二次巻線に電圧を誘起させる第2のコンバータ回路と、 前記両コンバータ回路によるスイッチング時におけるス イッチング電流の電流値に関連付けられた比較電圧、お 10 よび装置出力電圧に基づいて生成されたフィードバック 電圧の両者に基づいてカレントモードPWM制御用の制 御信号を生成する制御信号生成回路と、前記制御信号に 従って前記両コンバータ回路のスイッチングをPWM制 御するスイッチング制御回路とを備え、前記両トランス における前記各二次巻線の誘起電圧を整流して合成する ことにより前記装置出力電圧を生成するスイッチング電 源装置であって、

1

前記制御信号生成回路は、前記スイッチング電流を電圧 変換したスイッチング電流対応電圧と所定のオフセット 電圧との加算電圧を前記比較電圧として前記制御信号を 生成することを特徴とするスイッチング電源装置。

【請求項2】 主として脈流の高電圧期間に当該脈流を トランスの第1の一次巻線を介してスイッチングするこ とにより当該トランスの二次巻線に電圧を誘起させる第 1のコンバータ回路と、平滑した直流を主として前記脈 流の低電圧期間に前記トランスの第2の一次巻線を介し てスイッチングすることにより前記二次巻線に電圧を誘 起させる第2のコンバータ回路と、前記両コンバータ回 路によるスイッチング時におけるスイッチング電流の電 30 流値に関連付けられた比較電圧、および装置出力電圧に 基づいて生成されたフィードバック電圧の両者に基づい てカレントモードPWM制御用の制御信号を生成する制 御信号生成回路と、前記制御信号に従って前記両コンバ ータ回路のスイッチングをPWM制御するスイッチング 制御回路とを備え、前記二次巻線の誘起電圧を整流する ことにより前記装置出力電圧を生成するスイッチング電 源装置であって、

前記制御信号生成回路は、前記スイッチング電流を電圧 変換したスイッチング電流対応電圧と所定のオフセット 40 電圧との加算電圧を前記比較電圧として前記制御信号を 生成することを特徴とするスイッチング電源装置。

【請求項3】 前記オフセット電圧は、直流定電圧、お よび前記脈流に対して前記高電圧期間および前記低電圧 期間が反転した波形電圧のいずれかであることを特徴と する請求項1または2記載のスイッチング電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流から直流に電

力率で電力変換可能なスイッチング電源装置に関するも のである。

[0002]

【従来の技術】一般的に、コンデンサインプット形のス イッチング電源装置では、入力電流がパルス状に流れ込 むことによって入力電流高調波が発生する。したがっ て、スイッチング電源装置の電力が大きい場合や複数を 同時に使用する場合は、この有害な高調波成分が商用電 力系に及ぼす影響が無視できず、高調波誘導障害の発生 や電圧波形歪みによる電力機器の加熱等種々の支障をき たす。このため、近年、入力電流高調波の低減が要請さ れており、入力電流高調波を低減可能な力率改善型の各 種スイッチング電源装置が提案されている。この種のス イッチング電源装置としては、いわゆる2コンバータ方 式や1コンバータ方式などが数多く提案されているが、 2コンバータ方式には、各段の効率が高くても総合的な 変換効率が低いという問題があり、1コンバータ方式に は、出力リップルが大きいという問題がある。このた め、出願人は、入力電流高調波を低減しつつ、これらの 問題を解決すべく、図6に示す電源装置81を既に開発

【0003】この電源装置81は、力率改善用の昇降圧 コンバータ回路84と、コンデンサインプット形の昇降 圧コンバータ回路85とを備え、両昇降圧コンバータ回 路84,85で1つのスイッチング素子を共通使用する フライバック形の構成が採用されている。具体的には、 電源装置81は、スイッチング用のトランス82,83 を備え、両トランス82,83における一次巻線82 a,83a側の一次回路に、昇降圧コンバータ回路84 の一部を構成する回路として、交流電源PSの交流電圧 VACを整流して脈流VP を生成するダイオード12,1 3が配設されている。また、一次回路には、昇降圧コン バータ回路85の一部を構成する回路として、交流電圧 VACを整流して脈流VP を生成するダイオードスタック 20と、電流制限用の抵抗22と、脈流VP を直流電圧 VDCに平滑するコンデンサ23と、例えばFETで構成 されたスイッチ25と、スイッチング時にスイッチ25 を流れるスイッチング電流を検出する抵抗26とが配設 されている。

【0004】また、一次回路には、スイッチ25のスイ ッチングをいわゆるカレントモードPWM制御方式で制 御するスイッチング制御回路31と、スイッチング制御 回路31用の補助電源VSAを生成する補助電源回路32 aと、補助電源VSAの電圧を監視することにより出力電 圧V0 の過電圧を検出する過電圧検出回路33と、スイ ッチング電流の過電流を検出するコンパレータ34と、 カレントモードPWM制御用の制御信号SS を生成する コンパレータ35と、例えばホトダイオードおよびホト トランジスタからなる絶縁回路36と、コンパレータ3 力変換するスイッチング電源装置に関し、詳しくは、高 50 4のマイナス入力部および基準電圧VRDF2間に接続され

る抵抗39と、絶縁回路36内におけるホトトランジス タのコレクタおよび基準電圧VREF1間に接続される抵抗 40とが配設されている。この場合、補助電源回路32 aは、トランス83の補助巻線83cと、補助巻線83 cの誘起電圧を整流するダイオード42と、整流された 脈流を平滑して補助電源VSAを生成するコンデンサ43 とで構成されている。

【0005】一方、トランス82、83の各二次卷線8 2b,83b側の二次回路には、整流用のダイオード5 1,52と、平滑用のコンデンサ53と、出力電圧V0 の電圧を分圧する抵抗54,55と、分圧された電圧に 基づいて出力電圧V0 の電圧値を検出して一次回路にフ ィードバックする出力電圧検出回路56とが配設されて いる。

【0006】この電源装置81では、ダイオード12, 13が交流電圧VACを整流することにより図7(a)に 示す脈流VP を生成し、ダイオードスタック20および コンデンサ23が交流電圧VACを整流平滑することによ り直流電圧VDCを生成する。この場合、脈流VP の高電 圧期間(山の期間)においては、主として昇降圧コンバ 20 ータ回路84が出力電圧V0 を生成する。この場合、脈 流VP の最高電圧VMAX (同図(a)参照)のときに、 トランス82の一次巻線82aを流れる電流 111の電流 値と、トランス83の一次巻線83aを流れる電流 I12 の電流値との比が例えば9:1となるように予め規定す る。また、両トランス82、83については、例えば、 トランス82の一次巻線82aのインダクタンスおよび 巻数をそれぞれ値L82a および値N82a とし、トランス 82の二次巻線82bのインダクタンスおよび巻数をそ れぞれ値L82b およびN82b とし、トランス83の一次 30 巻線83aのインダクタンスおよび巻数をそれぞれ値L 83a および値N83a とし、トランス83の二次巻線83 bのインダクタンスおよび巻数をそれぞれ値L83bおよ びN83b とした場合、下記のO式およびO式が成立する 仕様で製作する。

 $L82a: L83a = 1:9 \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot$ **①**式 $N82a : N82b = N83a : N83b \cdot \cdot \cdot 2$ 式

【0007】このような仕様の下で、例えば、交流電圧 VACの正サイクル期間における脈流VP が最高電圧VMA X のときにスイッチ25がオン状態に制御されると、電 40 流 111が、ダイオード12、トランス82の一次巻線8 2a、スイッチ25、抵抗26、およびダイオードスタ ック20内のダイオードからなる電流経路を流れる。こ れにより、トランス82にエネルギーが蓄積される。次 いで、スイッチ25のオフ状態制御時に、ダイオード5 1およびコンデンサ53が、二次巻線82bの誘起電圧 を整流平滑することにより出力電圧VO を生成する。

【0008】一方、脈流VP の電圧が徐々に低下する と、昇降圧コンバータ回路84が出力電圧V0を牛成す

バータ回路85が、出力電圧V0 の生成に徐々に寄与す ることになる。やがて、脈流VP の低電圧期間(谷の期 間)において、脈流VP の電圧が昇降圧コンバータ回路 84による出力電圧V0 の生成が可能なスレショルド電 圧VTH(図7(a)参照)よりも低下すると、昇降圧コ ンバータ回路84による出力電圧V0 の生成がほぼ不可 能となる。このため、この期間においては、主として昇 降圧コンバータ回路85が出力電圧V0を生成する。

4

【0009】この脈流VPの低電圧期間においては、ス 10 イッチ25のオン状態制御時に、コンデンサ23の充電 電圧に基づく電流 112が、コンデンサ23の正極端子、 トランス83の一次巻線83a、スイッチ25、抵抗2 6、およびコンデンサ23の負極端子からなる電流経路 を流れる。これにより、トランス83にエネルギーが蓄 積される。次いで、スイッチ25のオフ状態制御時に、 ダイオード52およびコンデンサ53が、二次巻線83 bの誘起電圧を整流平滑することにより出力電圧V0 を 生成する。

【0010】また、この期間では、スイッチ25のスイ ッチングがオフ状態に制御されたときに、トランス83 の補助巻線83cに電圧が誘起する。この際には、ダイ オード42がこの誘起電圧を整流し、かつコンデンサ4 3が平滑することにより、補助電源VSAが生成される。 この場合、補助電源VSAは、スイッチング制御回路31 に駆動用電源として供給されると共に過電圧検出回路3 3にも出力される。

【0011】一方、出力電圧V0は、交流電圧VACの1 サイクルに亘ってスイッチ25がスイッチング制御回路 31によってPWM制御されることにより、所定電圧に 安定化される。具体的には、まず、抵抗26が、図7 (f) に示すように、スイッチング電流の電流値に比例 する電圧VSW1 を検出してコンパレータ35のプラス入 力部に出力する。同時に、出力電圧検出回路56が、抵 抗54,55によって分圧された電圧に応じて絶縁回路 36内のホトダイオードを駆動する。これにより、絶縁 回路36内のホトトランジスタが作動することにより、 基準電圧VREF1に一端が接続された抵抗40の他端の電 圧が降下する。この際に、その他端の電圧は、出力電圧 VO の電圧値の上昇に応じて電圧が低下するフィードバ ック電圧VPDとしてコンパレータ35のマイナス入力部 に供給される。この場合、コンパレータ35は、電圧V SW1 とフィードバック電圧VFDとを比較し、電圧VSW1 の電圧値がフィードバック電圧VFDの電圧値に達したと きに、制御信号SS をスイッチング制御回路31に出力 する。次いで、スイッチング制御回路31が、コンパレ ータ35から制御信号SS が出力されたときに、スイッ チ25に対するスイッチング制御信号SSWをローレベル にすることによりスイッチ25をスイッチングオフ状態 に制御する。このように、カレントモードPWM制御方 るための入力電圧が低下する。したがって、昇降圧コン 50 式に従ってフィードバック制御が行われることにより、

出力電圧VO が所定の電圧VR に安定化される。

【0012】以上の動作により、脈流VPの電圧がスレショルド電圧VTHを超える期間においては、主として、図7(b)に示す電流 I 11がスイッチ25を流れることによって出力電圧V0が生成され、脈流VPの電圧がスレショルド電圧VTHよりも低下する期間においては、主として、同図(c)に示す電流 I 12がスイッチ25を流れることによって出力電圧V0が生成される。

5

【0013】これらの過程において、図7(d)に示すように、脈流VPの電圧が最高電圧VMAXまたはその近傍に達したときに、入力電流I12INがパルス状に流れ込んでコンデンサ23を充電する。このため、電源装置81に流れ込む入力電流I1Nは、同図(b)に示す電流I11と、同図(d)に示す入力電流I12INとの合成となるため、同図(e)に示す電流波形となる。したがって、電流IINが交流電圧VACのほぼ1サイクル全域に亘って流れ込む結果、入力力率が0.85~0.9程度の良好な力率改善効果を得ることができ、しかも1コンバータ方式のため、極めて高効率で出力電圧V0を生成することができる。

[0014]

【発明が解決しようとする課題】ところが、出願人が既 に開発している電源装置81には、以下の改善点があ る。すなわち、電源装置81では、出力電圧V0の安定 化にあたり、フィードバック電圧VFDと電圧VSW1 とを コンパレータ35が比較することにより、カレントモー ドPMW制御方式に従ってフィードバック制御が行われ ている。 この場合、 トランス83の二次巻線83bのイ ンダクタンスL83b が大きく、かつトランス82の二次 巻線82bのインダクタンスL82b が小さく規定されて いる。このため、トランス82の二次巻線82bからは 不連続モードでフライバック電流が放出されるのに対し て、トランス83の二次巻線83bからは連続モードで フライバック電流が放出される。この場合、各二次巻線 82b,83bから同じ電力が放出されるとすれば、フ ライバック電流が不連続モードで放出されるときにトラ ンス82の一次巻線82aに流れる電流 I 11のピーク電 流値が大きくなるのに対し、フライバック電流が連続モ ードで放出されるときにトランス83の一次巻線83a に流れる電流 I 12のピーク電流値は小さくなる。したが 40 って、電圧VSWIが電流 I 11と電流 I 12との合成電圧の ため、電圧VSWI の電圧は、図7(f)に示すように、 脈流VP の電圧がスレショルド電圧VTHよりも低下する 時に急峻に低下し、超える時には急峻に上昇する。

【0015】一方、コンパレータ35、出力電圧検出回路生成する制御信号生成回路と、制御信号に従って両コ路56および絶縁回路36からなるフィードバック制御 ンバータ回路のスイッチングをPWM制御するスイッチ ング制御回路とを備え、二次巻線の誘起電圧を整流する ことにより装置出力電圧を生成するスイッチング電源装制御回路31がスイッチング制御信号SSWのパルス幅を 置であって、制御信号生成回路は、スイッチング電流を急速に拡げようと制御するため、図7(g)に示すよう 50 電圧変換したスイッチング電流対応電圧と所定のオフセ

に、出力電圧V0 が急激に上昇する。逆に、電圧VSMI の電圧が急峻に上昇する時には、スイッチング制御回路 31がスイッチング制御信号SSWのバルス幅を急速に狭めようと制御するため、同図(g)に示すように、出力電圧V0 が急激に低下する。このため、電源装置81には、出力電圧V0 に重畳するリップル成分量が大きいため、出力電圧V0 の確実なる安定化が望まれている。

れることによって出力電圧VOが生成される。 【0016】本発明は、かかる改善点に鑑みてなされた【0013】これらの過程において、図7(d)に示す ものであり、出力電圧安定化制御の確実化を図ることがように、脈流VPの電圧が最高電圧VMAXまたはその近 10 可能なスイッチング電源装置を提供することを主目的と 傍に達したときに、入力電流 I 12INがパルス状に流れ込 する。

[0017]

【課題を解決するための手段】上記目的を達成すべく請 求項1記載のスイッチング電源装置は、主として脈流の 高電圧期間に脈流を第1のトランスの一次巻線を介して スイッチングすることにより第1のトランスの二次巻線 に電圧を誘起させる第1のコンバータ回路と、平滑した 直流を主として脈流の低電圧期間に第2のトランスの一 次巻線を介してスイッチングすることにより第2のトラ 20 ンスの二次巻線に電圧を誘起させる第2のコンバータ回 路と、両コンバータ回路によるスイッチング時における スイッチング電流の電流値に関連付けられた比較電圧、 および装置出力電圧に基づいて生成されたフィードバッ ク電圧の両者に基づいてカレントモードPWM制御用の 制御信号を生成する制御信号生成回路と、制御信号に従 って両コンバータ回路のスイッチングをPWM制御する スイッチング制御回路とを備え、両トランスにおける各 二次巻線の誘起電圧を整流して合成することにより装置 出力電圧を生成するスイッチング電源装置であって、制 30 御信号生成回路は、スイッチング電流を電圧変換したス イッチング電流対応電圧と所定のオフセット電圧との加 算電圧を比較電圧として制御信号を生成することを特徴 とする。

【0018】請求項2記載のスイッチング電源装置は、 主として脈流の高電圧期間に脈流をトランスの第1の一 次巻線を介してスイッチングすることによりトランスの 二次巻線に電圧を誘起させる第1のコンバータ回路と、 平滑した直流を主として脈流の低電圧期間にトランスの 第2の一次巻線を介してスイッチングすることにより二 次巻線に電圧を誘起させる第2のコンバータ回路と、両 コンバータ回路によるスイッチング時におけるスイッチ ング電流の電流値に関連付けられた比較電圧、および装 置出力電圧に基づいて生成されたフィードバック電圧の 両者に基づいてカレントモードPWM制御用の制御信号 を生成する制御信号生成回路と、制御信号に従って両コ ンパータ回路のスイッチングをPWM制御するスイッチ ング制御回路とを備え、二次巻線の誘起電圧を整流する ことにより装置出力電圧を生成するスイッチング電源装 置であって、制御信号生成回路は、スイッチング電流を

7

ット電圧との加算電圧を比較電圧として制御信号を生成 することを特徴とする。

【0019】請求項3記載のスイッチング電源装置は、 請求項1または2記載のスイッチング電源装置におい て、オフセット電圧は、直流定電圧、および脈流に対し て高電圧期間および低電圧期間が反転した波形電圧のい ずれかであることを特徴とする。

[0020]

【発明の実施の形態】以下、添付図面を参照して、本発明に係るスイッチング電源装置の好適な実施の形態につ 10いて説明する。なお、出願人が既に開発している電源装置81と同一の構成要素については同一の符号を付して重複した説明を省略する。

【0021】まず、図1に示す電源装置1の構成について説明する。

【0022】この電源装置1は、本発明における第1の コンバータ回路に相当する力率改善用の昇降圧コンバー 夕回路4と、本発明における第2のコンバータ回路に相 当するコンデンサインプット形の昇降圧コンバータ回路 5とを備え、両昇降圧コンバータ回路4,5で1つのス 20 イッチング素子を共通使用するフライバック形の構成が 採用されている。 具体的には、電源装置 1 は、本発明に おける第1および第2のトランスにそれぞれ相当するス イッチング用のトランス2、3を備え、両トランス2、 3における一次巻線2a,3a側の一次回路に、昇降圧 コンバータ回路4の一部を構成するダイオード12,1 3が配設されると共に、昇降圧コンバータ回路5の一部 をそれぞれ構成するダイオードスタック20、平滑用の チョークコイル21、コンデンサ23への突入電流を電 流制限する抵抗22、平滑用のコンデンサ23、例えば 30 FETで構成されたスイッチ25、およびスイッチング 電流検出用の抵抗26が配設されている。

【0023】また、一次回路には、スイッチ25のスイッチングをカレントモードPWM制御方式で制御するスイッチング制御回路31と、スイッチング制御回路31用の補助電源VSを生成する補助電源回路32と、過電圧検出回路33と、スイッチング電流の過電流を検出するコンパレータ34と、本発明における制御信号生成回路に相当しカレントモードPWM制御用の制御信号SSを生成するコンパレータ35と、絶縁回路36と、抵抗4037~40とが配設されている。この場合、補助電源回路32は、トランス2の補助巻線2cと、トランス3の補助巻線3cと、補助巻線2c、3cの誘起電圧をそれぞれ整流するダイオード41、42と、整流された脈流を合成した電圧を平滑して補助電源VSを生成するコンデンサ43とで構成されている。

【0024】一方、トランス2,3における各二次巻線2b,3b側の二次回路には、整流用のダイオード51,52と、平滑用のコンデンサ53と、分圧用の抵抗54、55と、出力電圧V0の電圧値を検出して一次回

路にフィードバックする出力電圧検出回路56とが配設されている。

【0025】この電源装置1では、ダイオード12、1 3が交流電圧VACを整流することにより図2(a)に示 す脈流VP を生成し、ダイオードスタック20およびコ ンデンサ23が交流電圧VACを整流平滑することにより 直流電圧VDCを生成する。この場合、脈流VP の高電圧 期間においては、主として昇降圧コンバータ回路4が出 力電圧VO を生成する。この場合、脈流VP の最高電圧 VMAX (同図 (a) 参照) のときに、 トランス 2の一次 巻線2aを流れる電流 I 11の電流値と、トランス3の一 次巻線3aを流れる電流 I 12の電流値との比が例えば 9:1となるように予め規定する。また、両トランス 2,3については、例えば、トランス2の一次巻線2a のインダクタンスおよび巻数をそれぞれ値し2および値 N2aとし、トランス2の二次巻線2bのインダクタンス および巻数をそれぞれ値L2bおよびN2bとし、トランス 3の一次巻線3aのインダクタンスおよび巻数をそれぞ れ値L3aおよび値N3aとし、トランス3の二次巻線3b のインダクタンスおよび巻数をそれぞれ値L3bおよびN 36とした場合、下記の3式および4式が成立する仕様で 製作する。

L2a: L3a=1:9······**3**式 N2a: N2b=N3a: N3b····**9**式

【0026】このような仕様の下で、例えば、交流電圧 VACの正サイクル期間における脈流VP が最高電圧VMA X のときにスイッチ25がオン状態に制御されると、電流 I 11が、ダイオード12、トランス2の一次巻線2 a、スイッチ25、抵抗26、およびダイオードスタック20内のダイオードからなる電流経路を流れることにより、トランス2にエネルギーが蓄積される。次いで、スイッチ25のオフ状態制御時に、ダイオード51およびコンデンサ53が、二次巻線2bの誘起電圧を整流平滑することにより出力電圧V0を生成する。

【0027】一方、脈流VPの電圧が徐々に低下すると、昇降圧コンバータ回路4が出力電圧V0を生成するための入力電圧が低下する。したがって、昇降圧コンバータ回路5が、出力電圧V0の生成に徐々に寄与することになる。やがて、脈流VPの低電圧期間において、脈流VPの電圧が昇降圧コンバータ回路4による出力電圧V0の生成が可能なスレショルド電圧VTH(図2(a)参照)よりも低下すると、この期間においては、主として昇降圧コンバータ回路5が出力電圧V0を生成する。【0028】この脈流VPの低電圧期間においては、スイッチ25のオン状態制御時に、コンデンサ23の充電電圧に基づく電流 I 12が、コンデンサ23の正極端子、トランス3の一次巻線3a、スイッチ25、抵抗26、およびコンデンサ23の負極端子からなる電流経路を流れることにより、トランス3にエネルギーが蓄積され

54,55と、出力電圧VO の電圧値を検出して一次回 50 る。次いで、スイッチ25のオフ状態制御時に、ダイオ

ード52およびコンデンサ53が、二次巻線3bの誘起電圧を整流平滑することにより出力電圧V0を生成する。

【0029】また、脈流VP が高電圧のときには、スイ ッチ25のスイッチングがオフ状態に制御されたとき に、主としてトランス2の補助巻線2cに電圧が誘起 し、ダイオード41が誘起電圧を整流し、かつコンデン サ43が平滑することにより、図2(f)の破線で示す ように、補助電源VS1が生成される。逆に、脈流VPが 低電圧のときには、スイッチ25のスイッチングがオフ 10 状態に制御されたときに、主としてトランス3の補助巻 線3cに電圧が誘起し、この際には、ダイオード42が 誘起電圧を整流し、かつコンデンサ43が平滑すること により、同図(f)の実線で示すように、補助電源VS2 が生成される。この場合、両補助電源VS1、VS2が合成 されることにより、同図(g)に示すように、交流電圧 VACの1サイクルに亘って出力電圧VO に比例するほぼ 一定電圧値の補助電源VS が生成され、この補助電源V S は、スイッチング制御回路31に駆動用電源として供*

> VSW= (VREF1-VSW1) ×R37/(R37+R38) +VSW1 · · · **⑤**式 VSW= VREF1×(R37+R26)/(R38+R37+R26) · · · · · **⑥**式

【0031】同時に、出力電圧検出回路56が、抵抗5 4,55によって分圧された電圧に応じて絶縁回路36 内のホトダイオードを駆動することにより、絶縁回路3 6内のホトトランジスタが作動し、抵抗40の他端の電 圧がフィードバック電圧VFDとしてコンパレータ35の マイナス入力部に供給される。この場合、コンパレータ 35は、図3(a)に示すように、電圧VSWの電圧値が フィードバック電圧VFDの電圧値に達したときに、同図 (b) に示すハイレベルの制御信号SS をスイッチング 30 制御回路31に出力する。これにより、スイッチング制 御回路31が、同図(c)に示すように、スイッチング 制御信号SSWをローレベルにすることによりスイッチ2 5をスイッチングオフ状態に制御する。この結果、カレ ントモードPWM制御方式に従ってフィードバック制御 が行われることにより、出力電圧VO が所定の電圧VR に安定化される。

【0032】この場合、電圧VSWが、電圧VSW1にオフセット電圧VOFSを重畳して生成され、かつフィードバック電圧VFDが出力電圧V0の所定の電圧VRに応じて一義的に決定される電圧値のため、図2(h)に示すように、脈流VPがスレショルド電圧VTHを超えている期間における電圧VSWと、脈流VPがスレショルド電圧VTHを下回っている期間における電圧VSWとの電圧差が小さくなっている。つまり、オフセット電圧VOFSが重畳されることにより、その電圧差が圧縮されて、脈流VPがスレショルド電圧VTHを下回る際および超える際の電圧VSWの変化量が小さくなっている。したがって、コンパレータ35、出力電圧検出回路56および絶縁回路36からなるフィードバック制御系にある程度の時間遅り8

* 給されると共に過電圧検出回路33にも出力される。 【0030】一方、出力電圧V0 は、交流電圧VACの1 サイクルに亘ってスイッチ25がスイッチング制御回路 31によってPWM制御されることにより、所定の電圧 VRに安定化される。具体的には、コンパレータ35の プラス入力部には、本発明におけるスイッチング電流対 応電圧に相当しスイッチング電流が抵抗26に流れるこ とによって抵抗26の両端に発生する電圧VSW1と、基 準電圧VREF1を抵抗38,37,26で分圧した電圧と を加算した電圧VSWが入力される。この場合、電圧VSW は、本発明における比較電圧に相当し、その電圧値は、 抵抗38,37,26の抵抗値をそれぞれR38,R37, R26とすれば、抵抗26にスイッチング電流が流れてい るときには、下記の5式で表され、スイッチング電流が 流れていないときには、下記のO式で表される。なお、 以下、電圧VSW1 に加算される電圧、言い替えれば、下 記のO式で表される電圧VSWをオフセット電圧VOFS と 定義する。

10

※が存在する場合であっても、スイッチング制御回路31 によるスイッチング制御信号SSWのパルス幅制御量が、電源装置81におけるパルス幅制御量と比較して十分に少なくなる。このため、同図(i)に示すように、出力電圧V0 に重畳するリップル成分が十分に除去される。この結果、この電源装置1では、出力電圧V0 が所定の電圧VR に確実に安定化される。

【0033】また、出力電圧VO の過電圧に対する過電 圧保護も同時に行われる。具体的には、補助電源VS の 電圧値は、両トランス2,3の各一次巻線2a,3aの 誘起電圧を整流した電圧を合成しているため、出力電圧 V0 にほぼ比例する。このため、過電圧検出回路33 は、補助電源VS の電圧が過電圧判定用の基準電圧VOV (図2(g)参照)を超えたときに、過電圧制御信号S OVをスイッチング制御回路31に出力する。この際に は、スイッチング制御回路31が、スイッチング制御信 号SSWのスイッチ25への出力を停止する。これによ り、出力電圧VO の過度の上昇が防止される。この場 合、補助電源VS の電圧値が交流電圧VACの1サイクル に亘ってほぼ一定電圧値のため、脈流VP の高電圧期間 および低電圧期間のいずれにおいても、出力電圧VO の 過電圧に対する保護の確実化を図ることができる。 【0034】さらに、スイッチ25に対する過電流保護 も行われる。具体的には、コンパレータ34が、図2

さくなっている。つまり、オフセット電圧VOFS が重畳 も行われる。具体的には、コンパレータ34が、図2 されることにより、その電圧差が圧縮されて、脈流VP がスレショルド電圧VTHを下回る際および超える際の電 較し、電圧VSWが基準電圧VREF2よりも高い電圧に達し たときに、制御信号SOCをスイッチング制御回路31に パレータ35、出力電圧検出回路56および絶縁回路3 出力する。この際には、スイッチング制御回路31が、6からなるフィードバック制御系にある程度の時間遅れ※50 スイッチング制御信号SSWのスイッチ25への出力を停

11 止する。これにより、過大なスイッチング電流の導通が 阻止されてスイッチ25が保護される。

【0035】以上の動作により、脈流VP の電圧がスレ ショルド電圧VTHを超える期間においては、主として、 図2(b)に示す電流 I 11がスイッチ25を流れること によって出力電圧VO が生成され、脈流VP の電圧がス レショルド電圧VTHよりも低下する期間においては、主 として、同図(c)に示す電流 I 12がスイッチ25を流 れることによって出力電圧VO が生成される。

【0036】これらの過程において、図2(d)に示す 10 ように、脈流VP の電圧が最高電圧VMAX またはその近 傍に達したときに、入力電流 I 12INがパルス状に流れ込 んでコンデンサ23を充電する。このため、電源装置1 に流れ込む入力電流 I INは、同図(b)に示す電流 I 11 と、同図(d)に示す入力電流 I 12INとの合成となるた め、同図(e)に示す電流波形となる。したがって、電 流 I INが交流電圧 VACのほぼ 1 サイクル全域に亘って流 れ込む結果、入力力率が0.85~0.9程度の良好な 力率改善効果を得ることができる。

【0037】次に、図4を参照して他の実施の形態に係 20 る電源装置1aについて説明する。なお、電源装置1と 同一の構成要素については同一の符号を付して重複した 説明を省略し、また電源装置1と同一の動作についての 重複した説明も省略する。

【0038】同図に示すように、電源装置1aは、電源 装置1における2つのトランス2、3に代えて、本発明 における第1および第2の巻線にそれぞれ相当する一次 巻線6a,6b、二次巻線6cおよび補助巻線6dを有 する1つのトランス6が用いられて構成されている。こ の場合、トランス6の両一次巻線6a,6b、二次巻線 30 6 c および補助巻線 6 dは、磁気コアを介して互いに磁 気結合されており、一次巻線6aの巻数Naに対する一 次巻線6bの巻数Nbの巻線比Rabが例えば1:2に規 定されている。また、補助電源回路32bは、補助巻線 6a、ダイオード42およびコンデンサ43で構成され ている。

【0039】この電源装置1aでは、電源装置1と同様 にして、図5(a)に示す脈流VP、および脈流VPの 最高電圧VMAX にほぼ等しい電圧の直流電圧VDCが生成 される。そして、脈流VP の高電圧期間においては、昇 40 きる。 降圧コンバータ4が出力電圧VO を生成する。具体的に は、この期間では、スイッチ25がオン状態に制御され ると、電流 I 1 が、ダイオード 1 2、一次巻線 6 a、ス イッチ25、抵抗26およびダイオードスタック20か らなる電流経路を流れる。この際には、図4に示すよう に、電圧Vaが一次巻線6aの両端に誘起し、これに伴 って、巻線比Rabに応じた電圧Vbが一次巻線6bの両 端に誘起する。この場合、脈流VP の電圧が最高電圧V MAX の1/2となる電圧V1 (図5 (a)参照)よりも 高電圧の期間においては、電圧Vbは、脈流VP の最高 50 1におけるパルス幅制御量とほぼ同一となる。このた

電圧VMAX よりも高電圧となる。したがって、この期間 では、電圧Vbが直流電圧VDCの電圧よりも高電圧とな るため、直流電圧VDCに基づく電流 I2 の一次巻線6 b への流れ込みが阻止される。次いで、ダイオード51お よびコンデンサ53が、スイッチ25のオフ状態制御時 に二次巻線6cに誘起した電圧を整流平滑することによ り出力電圧VO を生成する。

【0040】次いで、脈流VP の電圧が徐々に低下し、 脈流VP の電圧が電圧V1よりも低下する低電圧期間に おいては、昇降圧コンバータ回路5が出力電圧V0 を生 成する。具体的には、この期間では、スイッチ25がオ ン状態に制御されると、電流 12 が、コンデンサ23の 正極端子、一次巻線6b、ダイオード24、スイッチ2 5、抵抗26およびコンデンサ23の負極端子からなる 電流経路を流れる。この際には、図4に示すように、電 圧Vbが一次巻線6bの両端に誘起し、これに伴って、 巻線比Rabに応じた電圧Vaが一次巻線6aの両端に誘 起する。この場合、この期間においては、電圧Vaは、 直流電圧VDCの1/2の電圧になるため、脈流VPの電 圧よりも高電圧となる。したがって、この期間では、脈 流VP に基づく電流 I1 の一次巻線6aへの流れ込みが 阻止される。次いで、ダイオード51およびコンデンサ 53が、スイッチ25のオフ状態制御時に二次巻線6c に誘起した電圧を整流平滑することにより出力電圧V0 を生成する。

【0041】以上の動作により、図5(b), (c)に 示すように、脈流VP の電圧が電圧V1よりも高電圧の 期間においては、一次巻線6aに電流 11 が流れること により出力電圧VO が生成され、脈流VP の電圧が電圧 V1よりも低電圧の期間においては、一次巻線6bに電 流 I2 が流れることにより出力電圧V0 が生成される。 一方、コンデンサ23には、同図(d)に示す入力電流 I 2IN がパルス状に流れ込む。このため、電源装置1a に流れ込む入力電流 I INは、同図(b)に示す電流 I 1 と、同図(d)に示す入力電流 I 2IN との合成となるた め、同図(e)に示す電流波形となる。したがって、電 流 I INが交流電圧VACのほぼ 1 サイクル全域に亘って流 れ込む結果、電源装置1と同じように、入力力率が0. 85~0.9程度の良好な力率改善効果が得ることがで

【0042】また、出力電圧V0 のカレントモードPM W制御についても、電源装置1と同じようにして、図5 (f)に示すように、脈流VP がスレショルド電圧VTH を超えている期間における電圧VSWと、脈流VP がスレ ショルド電圧VTHを下回っている期間における電圧VSW との電圧差、つまり、脈流VP が最高電圧VMAX を下回 る際および超える際の電圧VSWの変化量が小さくなって いる。したがって、スイッチング制御回路31によるス イッチング制御信号SSWのバルス幅制御量が、電源装置 め、図5 (g) に示すように、出力電圧VO に重畳する リップル成分が十分に除去される。この結果、この電源 装置1aでも、出力電圧V0 が所定の電圧VR に確実に 安定化される。

【0043】このように、この電源装置1aによれば、 交流電圧VACの1周期における山の部分に相当する期間 (つまり、脈流VP の高電圧期間)においては、一次巻 線6 aを介して二次巻線6 c 側にエネルギーが伝達さ れ、交流電圧VACの1周期における谷の部分に相当する 期間(つまり、脈流VP の低電圧期間)においては、一 10 次巻線6bを介して二次巻線6c側にエネルギーが伝達 されるため、2つのトランス2、3を必要とする電源装 置1とは異なり、1つのトランス6を両昇降圧コンバー タ4,5で兼用することができる。この場合、巻線6 a, 6b, 6cの数は電源装置1と比較して1つ低減で きるだけであるが、一般的には、トランス全体に占める 磁気コアの割合が極めて大きいため、磁気コアを1つに できることで、実質的には、スイッチング電源装置に占 めるトランスの体積比を約1/2に低下させることがで きる。この結果、電源装置1aの小型化を図ることがで 20 きると共にコストを低減することができる。しかも、電 源装置1と同じように、1コンバータ方式のため、極め て高効率で出力電圧VO を生成することができる。

【0044】なお、本発明におけるスイッチング電源 は、上記した電源装置1,1aの構成に限らず、適宜変 更が可能である。例えば、フォワード型AC/DCコン バータや、非絶縁チョッパー形電源装置にも適用が可能 であるし、交流電圧VACの電圧に何ら制限を受けないた め、いわゆる入力ワールドワイドレンジのスイッチング 電源装置やACアダプタにも適用が可能である。また、 両コンパータ回路4、5にスイッチ25をそれぞれ別個 に配設し、その両スイッチ25をスイッチング制御回路 31がスイッチング制御する構成を採用することもでき る。さらに、スイッチ25としては、FETに限らず、 トランジスタなどの各種スイッチング素子を採用するこ ともできる。また、この実施形態では、オフセット電圧 として、直流定電圧を電圧VSW1 に重畳する例について 説明したが、これに限らず、脈流VP を反転増幅した波 形の電圧を電圧VSM1 に重畳してもよい。この場合に は、脈流VP がスレショルド電圧VTHを下回る期間にお 40 ける電圧VSWの電圧値を重点的に高くすることができる ため、脈流VP がスレショルド電圧VTHを下回る際およ び超える際の電圧VSWの変化量をより小さくすることが できるため、出力電圧VO をより確実に所定の電圧VR に安定化することができる。

【0045】また、電源装置1aでは、トランス2の一 次巻線2aの巻数Naに対する一次巻線2bの巻数Nb の巻線比Rabを値2(1:2)で形成した例について説 明したが、巻線比Rabは値1以上であればよい。 言い替 えれば、巻線比Rabで決定される電圧V1が、昇降圧コ 50 図、(i)は出力電圧V0の電圧波形図である。

ンバータ4の動作可能電圧であるスレショルド電圧VTH よりも高い電圧となればよい。ただし、入力力率の十分 な改善効果を期待するには、発明者の実験によれば、巻 線比Rabを値1.5から値3までの範囲に規定するのが 好ましく、この範囲であれば、入力力率が0.85~ 0.9の範囲に収まることが確認されている。したがっ て、入力力率が一般的に0.5~0.65であるコンデ ンサインアット形のスイッチング電源装置と比較して、 入力力率が格段に改善される。なお、巻線比Rabを値1 に近づけるほど、出力電圧VO 生成に対する昇降圧コン バータ4の役割が大きく、巻線比Rabを大きな値にする ほど、出力電圧V0 生成に対する昇降圧コンバータ5の 役割が大きくなる。このため、巻線比Rabを値1.5か ら値3までの範囲に規定することにより、コンデンサ2 3の容量をある程度まで小さくすることもでき、かかる

14

[0046]

る。

【発明の効果】以上のように、請求項1記載のスイッチ ング電源装置によれば、制御信号生成回路がスイッチン グ電流対応電圧と所定のオフセット電圧との加算電圧を 比較電圧として制御信号を生成することにより、スイッ チング制御回路の制御量を十分に少なくすることができ るため、出力電圧に重畳するリップル成分を十分に除去 することができ、これにより、出力電圧を確実に安定化 することができる。

場合には、電源装置1aを最も小型化することができ

【0047】また、請求項2記載のスイッチング電源装 置によれば、請求項1記載のスイッチング電源装置の効 果に加えて、スイッチング用のトランスを1つで構成す 30 ることができるため、十分な入力力率改善効果を維持し つつ、スイッチング電源装置の小型化を図ることができ ると共にコストを低減することができる。

【0048】さらに、請求項3記載のスイッチング電源 装置によれば、直流定電圧、および脈流に対して高電圧 期間および低電圧期間が反転した波形電圧のいずれかを 用いることによりオフセット電圧を極めて簡単に生成す ることができる。この場合、直流定電圧を用いた場合に は、スイッチング電源装置を最も簡易に構成することが

【図面の簡単な説明】

【図1】本発明の実施の形態に係る電源装置1の回路図 である。

【図2】電源装置1の動作を説明するための波形図であ って、(a)は交流電圧VACを整流して生成した脈流V P の電圧波形図、(b)は電流 I 11の電流波形図、

- (c)は電流 I 12の電流波形図、(d)は入力電流 I 12 INの電流波形図、(e)は入力電流 I INの電流波形図、
- (f)は補助電源VS1、VS2の電圧波形図、(g)は補 助電源VS の電圧波形図、(h)は電圧VSWの電圧波形

【図3】(a)は電圧VSWおよびフィードバック電圧V FDの電圧波形図、(b)は制御信号SS の電圧波形図、 (c)はスイッチング制御信号SSWの電圧波形図であ る.

【図4】本発明の他の実施の形態に係る電源装置1aの 回路図である。

【図5】電源装置1aの動作を説明するための波形図で あって、(a)は交流電圧VACを整流して生成した脈流 VP の電圧波形図、(b) は電流 I1 の電流波形図、

(c) は電流 I 2 の電流波形図、(d) は入力電流 I 2l 10 4,5 昇降圧コンバータ回路 N の電流波形図、(e)は入力電流 I INの電流波形図、 (f)は電圧VSWの電圧波形図、(g)は出力電圧V0 の電圧波形図である。

【図6】出願人が既に開発している電源装置81の回路 図である。

【図7】電源装置81の動作を説明するための波形図で あって、(a)は交流電圧VACを整流して生成した脈流 VP の電圧波形図、(b)は電流 I 11の電流波形図、

(c)は電流 I 12の電流波形図、(d)は入力電流 I 12 INの電流波形図、(e)は入力電流 I INの電流波形図、 (f)は電圧VSWI の電圧波形図、(g)は出力電圧V 0 の電圧波形図である。

16

【符号の説明】

1,1a 電源装置

2, 3, 6 トランス

2a, 3a, 6a, 6b 一次卷線

2b, 3b, 6c 二次卷線

31 スイッチング制御回路

35 コンパレータ

VDC 直流電圧

VFD フィードバック電圧


V0 出力電圧


VOFS オフセット電圧

VP 脈流


VSW 電圧

【図1】







【図4】



【図6】







【手続補正書】

【提出日】平成12年4月28日(2000.4.28)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 主として脈流の高電圧期間に当該脈流を第1のトランスの一次巻線を介してスイッチングすることにより当該第1のトランスの二次巻線に電圧を誘起させる第1のコンバータ回路と、平滑した直流を主として前記脈流の低電圧期間に第2のトランスの一次巻線を介してスイッチングすることにより当該第2のトランスの二次巻線に電圧を誘起させる第2のコンバータ回路と、前記両コンバータ回路によるスイッチング時におけるスイッチング電流を電圧変換したスイッチング電流対応電

圧に所定のオフセット電圧を加算して生成された比較電圧、および装置出力電圧に基づいて生成されたフィードバック電圧の両者を比較することによりカレントモードPWM制御用の制御信号を生成する制御信号生成回路と、前記制御信号に従って前記両コンバータ回路のスイッチングをPWM制御するスイッチング制御回路とを備え、前記両トランスにおける前記各二次巻線の誘起電圧を整流して合成することにより前記装置出力電圧を生成することを特徴とするスイッチング電源装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項2

【補正方法】変更

【補正内容】

【請求項2】 主として脈流の高電圧期間に当該脈流を トランスの第1の一次巻線を介してスイッチングするこ とにより当該トランスの二次巻線に電圧を誘起させる第1のコンバータ回路と、平滑した直流を主として前記脈流の低電圧期間に前記トランスの第2の一次巻線を介してスイッチングすることにより前記二次巻線に電圧を誘起させる第2のコンバータ回路と、前記両コンバータ回路によるスイッチング時におけるスイッチング電流を電圧変換したスイッチング電流対応電圧に所定のオフセット電圧を加算して生成された比較電圧、および装置出力電圧に基づいて生成されたフィードバック電圧の両者を比較することによりカレントモードPWM制御用の制御信号を生成する制御信号生成回路と、前記制御信号に従って前記両コンバータ回路のスイッチングをPWM制御するスイッチング制御回路とを備え、前記二次巻線の誘起電圧を整流することにより前記装置出力電圧を生成することを特徴とするスイッチング電源装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

[0017]

【課題を解決するための手段】上記目的を達成すべく請求項1記載のスイッチング電源装置は、主として脈流の高電圧期間に脈流を第1のトランスの一次巻線を介してスイッチングすることにより第1のトランスの二次巻線に電圧を誘起させる第1のコンバータ回路と、平滑した直流を主として脈流の低電圧期間に第2のトランスの一次巻線を介してスイッチングすることにより第2のトランスの二次巻線に電圧を誘起させる第2のコンバータ回路と、両コンバータ回路によるスイッチング時におけるスイッチング電流を電圧変換したスイッチング電流対応

電圧に所定のオフセット電圧を加算して生成された比較電圧、および装置出力電圧に基づいて生成されたフィードバック電圧の両者を比較することによりカレントモードPWM制御用の制御信号を生成する制御信号生成回路と、制御信号に従って両コンバータ回路のスイッチングをPWM制御するスイッチング制御回路とを備え、両トランスにおける各二次巻線の誘起電圧を整流して合成することにより装置出力電圧を生成することを特徴とする。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】変更

【補正内容】

【0018】請求項2記載のスイッチング電源装置は、 主として脈流の高電圧期間に脈流をトランスの第1の一 次巻線を介してスイッチングすることによりトランスの 二次巻線に電圧を誘起させる第1のコンバータ回路と、 平滑した直流を主として脈流の低電圧期間にトランスの 第2の一次巻線を介してスイッチングすることにより二 次巻線に電圧を誘起させる第2のコンバータ回路と、両 コンバータ回路によるスイッチング時におけるスイッチ ング電流を電圧変換したスイッチング電流対応電圧に所 定のオフセット電圧を加算して生成された比較電圧、お よび装置出力電圧に基づいて生成されたフィードバック 電圧の両者を比較することによりカレントモードPWM 制御用の制御信号を生成する制御信号生成回路と、制御 信号に従って両コンバータ回路のスイッチングをPWM 制御するスイッチング制御回路とを備え、二次巻線の誘 起電圧を整流することにより装置出力電圧を生成するこ とを特徴とする。

【手続補正書】

【提出日】平成12年8月25日(2000.8.2 5)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 スイッチング電源装置

【特許請求の範囲】

【請求項1】 交流電圧を整流して脈流電圧を生成する整流回路と、前記交流電圧を整流平滑して直流電圧を生成する整流平滑回路と、前記整流回路の正極出力部と負極出力部との間および前記整流平滑回路の正極出力部と負極出力部との間に接続される1つのスイッチング素子と、前記整流回路の正極出力部および前記スイッチング

素子の間に接続される一次巻線を有する第1のトランス と、前記整流平滑回路の正極出力部および前記スイッチ ング素子の間に接続され前記第1のトランスの前記一次 巻線よりもインダクタンスが大きい一次巻線を有する第 2のトランスと、前記スイッチング素子のスイッチング オン時に当該スイッチング素子を流れるスイッチング電 流を電圧変換したスイッチング電流対応電圧に所定のオ フセット電圧を加算して生成された比較電圧が装置出力 電圧の上昇に応じて電圧が低下するフィードバック電圧 の電圧値に達したときにカレントモードPWM制御用の 制御信号を生成して出力する制御信号生成回路と、前記 スイッチング素子をオン状態に制御すると共に前記制御 信号生成回路から前記制御信号が出力されたときに当該 スイッチング素子をオフ状態に制御するスイッチング制 御回路とを備え、前記両トランスにおける各二次参線の 誘起電圧を整流して合成することにより前記装置出力電

圧を生成することを特徴とするスイッチング電源装置。 【請求項2】 交流電圧を整流して脈流電圧を生成する 整流回路と、前記交流電圧を整流平滑して直流電圧を生 成する整流平滑回路と、前記整流回路の正極出力部と負 極出力部との間および前記整流平滑回路の正極出力部と 負極出力部との間に接続される1つのスイッチング素子 と、前記整流回路の正極出力部および前記スイッチング 素子の間に接続される第1の一次巻線と前記整流平滑回 路の正極出力部および前記スイッチング素子の間に接続 され当該第1の一次巻線よりもインダクタンスが大きい 第2の一次巻線とを有するトランスと、前記スイッチン グ案子のスイッチングオン時に当該スイッチング案子を 流れるスイッチング電流を電圧変換したスイッチング電 流対応電圧に所定のオフセット電圧を加算して生成され た比較電圧が装置出力電圧の上昇に応じて電圧が低下す るフィードバック電圧の電圧値に達したときにカレント モードPWM制御用の制御信号を生成して出力する制御 信号生成回路と、前記スイッチング素子をオン状態に制 御すると共に前記制御信号生成回路から前記制御信号が 出力されたときに当該スイッチング素子をオフ状態に制 御するスイッチング制御回路とを備え、前記トランスに おける二次巻線の誘起電圧を整流することにより前記装 置出力電圧を生成することを特徴とするスイッチング電 源装置。

【請求項3】 前記オフセット電圧は、前記脈流電圧に対して高電圧期間と低電圧期間とが反転した波形電圧、または直流定電圧であることを特徴とする請求項1または2記載のスイッチング電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流から直流に電力変換するスイッチング電源装置に関し、詳しくは、高力率で電力変換可能なスイッチング電源装置に関するものである。

[0002]

【従来の技術】一般的に、コンデンサインアット形のスイッチング電源装置では、入力電流がパルス状に流れ込むことによって入力電流高調波が発生する。したがって、スイッチング電源装置の電力が大きい場合や複数を同時に使用する場合は、この有害な高調波成分が商用電力系に及ぼす影響が無視できず、高調波誘導障害の発生や電圧波形歪みによる電力機器の加熱等種々の支障をきたす。このため、近年、入力電流高調波の低減が要請されており、入力電流高調波を低減可能な力率改善型の各種スイッチング電源装置が提案されている。この種のスイッチング電源装置としては、いわゆる2コンバータ方式や1コンバータ方式などが数多く提案されているが、2コンバータ方式には、各段の効率が高くても総合的な変換効率が低いという問題があり、1コンバータ方式には、出力リップルが大きいという問題がある。このた

め、出願人は、入力電流高調液を低減しつつ、これらの 問題を解決すべく、図6に示す電源装置81を既に開発 している。

【0003】この電源装置81は、力率改善用の昇降圧 コンバータ回路84と、コンデンサインアット形の昇降 圧コンバータ回路85とを備え、両昇降圧コンバータ回 路84、85で1つのスイッチング素子を共通使用する フライバック形の構成が採用されている。具体的には、 電源装置81は、スイッチング用のトランス82,83 を備え、両トランス82,83における一次巻線82 a,83a側の一次回路に、昇降圧コンバータ回路84 の一部を構成する回路として、交流電源PSの交流電圧 VACを整流して脈流VP を生成するダイオード12.1 3が配設されている。また、一次回路には、昇降圧コン バータ回路85の一部を構成する回路として、交流電圧 VACを整流して脈流VP を生成するダイオードスタック 20と、電流制限用の抵抗22と、脈流VP を直流電圧 VDCに平滑するコンデンサ23と、例えばFETで構成 されたスイッチ25と、スイッチング時にスイッチ25 を流れるスイッチング電流を検出する抵抗26とが配設 されている。

【0004】また、一次回路には、スイッチ25のスイ ッチングをいわゆるカレントモードPWM制御方式で制 御するスイッチング制御回路31と、スイッチング制御 回路31用の補助電源VSAを生成する補助電源回路32 aと、補助電源VSAの電圧を監視することにより出力電 圧V0 の過電圧を検出する過電圧検出回路33と、スイ ッチング電流の過電流を検出するコンパレータ34と、 カレントモードPWM制御用の制御信号SS を生成する コンパレータ35と、例えばホトダイオードおよびホト トランジスタからなる絶縁回路36と、コンパレータ3 4のマイナス入力部および基準電圧VRIF2間に接続され る抵抗39と、絶縁回路36内におけるホトトランジス タのコレクタおよび基準電圧VREF1間に接続される抵抗 40とが配設されている。この場合、補助電源回路32 aは、トランス83の補助巻線83cと、補助巻線83 cの誘起電圧を整流するダイオード42と、整流された 脈流を平滑して補助電源VSAを生成するコンデンサ43 とで構成されている。

【0005】一方、トランス82,83の各二次巻線82b,83b側の二次回路には、整流用のダイオード51,52と、平滑用のコンデンサ53と、出力電圧V0の電圧を分圧する抵抗54,55と、分圧された電圧に基づいて出力電圧V0の電圧値を検出して一次回路にフィードバックする出力電圧検出回路56とが配設されている。

【0006】この電源装置81では、ダイオード12, 13が交流電圧VACを整流することにより図7(a)に 示す脈流VPを生成し、ダイオードスタック20および コンデンサ23が交流電圧VACを整流平滑することによ

り直流電圧VDCを生成する。この場合、脈流VP の高電 圧期間(山の期間)においては、主として昇降圧コンバ ータ回路84が出力電圧V0 を生成する。この場合、脈 流VP の最高電圧VMAX (同図(a)参照)のときに、 トランス82の一次巻線82aを流れる電流 I 11の電流 値と、トランス83の一次巻線83aを流れる電流 I12 の電流値との比が例えば9:1となるように予め規定す る。また、両トランス82、83については、例えば、 トランス82の一次巻線82aのインダクタンスおよび 巻数をそれぞれ値L82a および値N82a とし、トランス 82の二次巻線82bのインダクタンスおよび巻数をそ れぞれ値L82か およびN82か とし、トランス83の一次 巻線83aのインダクタンスおよび巻数をそれぞれ値L 83a および値N83a とし、トランス83の二次巻線83 bのインダクタンスおよび巻数をそれぞれ値L83bおよ びN83b とした場合、下記のO式およびO式が成立する 仕様で製作する.

L82a : L83a = 1 : 9 · · · · · · · · ①式 N82a : N82b = N83a : N83b · · · ②式

【0007】このような仕様の下で、例えば、交流電圧 VACの正サイクル期間における脈流 VP が最高電圧 VM X のときにスイッチ25がオン状態に制御されると、電流 I 11が、ダイオード12、トランス82の一次巻線82a、スイッチ25、抵抗26、およびダイオードスタック20内のダイオードからなる電流経路を流れる。これにより、トランス82にエネルギーが蓄積される。次いで、スイッチ25のオフ状態制御時に、ダイオード51およびコンデンサ53が、二次巻線82bの誘起電圧を整流平滑することにより出力電圧 V0を生成する。

【0008】一方、脈流VPの電圧が徐々に低下すると、昇降圧コンバータ回路84が出力電圧V0を生成するための入力電圧が低下する。したがって、昇降圧コンバータ回路85が、出力電圧V0の生成に徐々に寄与することになる。やがて、脈流VPの低電圧期間(谷の期間)において、脈流VPの電圧が昇降圧コンバータ回路84による出力電圧V0の生成が可能なスレショルド電圧VTH(図7(a)参照)よりも低下すると、昇降圧コンバータ回路84による出力電圧V0の生成がほぼ不可能となる。このため、この期間においては、主として昇降圧コンバータ回路85が出力電圧V0を生成する。

【0009】この脈流VPの低電圧期間においては、スイッチ25のオン状態制御時に、コンデンサ23の充電電圧に基づく電流 I 12が、コンデンサ23の正極端子、トランス83の一次巻線83a、スイッチ25、抵抗26、およびコンデンサ23の負極端子からなる電流経路を流れる。これにより、トランス83にエネルギーが蓄積される。次いで、スイッチ25のオフ状態制御時に、ダイオード52およびコンデンサ53が、二次巻線83 bの誘起電圧を整流平滑することにより出力電圧V0を生成する。

【0010】また、この期間では、スイッチ25のスイッチングがオフ状態に制御されたときに、トランス83の補助巻線83cに電圧が誘起する。この際には、ダイオード42がこの誘起電圧を整流し、かつコンデンサ43が平滑することにより、補助電源VSAが生成される。この場合、補助電源VSAは、スイッチング制御回路31に駆動用電源として供給されると共に過電圧検出回路33にも出力される。

【0011】一方、出力電圧V0は、交流電圧VACの1 サイクルに亘ってスイッチ25がスイッチング制御回路 31によってPWM制御されることにより、所定電圧に 安定化される。具体的には、まず、抵抗26が、図7 (f) に示すように、スイッチング電流の電流値に比例 する電圧VSW1 を検出してコンパレータ35のプラス入 力部に出力する。同時に、出力電圧検出回路56が、抵 抗54,55によって分圧された電圧に応じて絶縁回路 36内のホトダイオードを駆動する。これにより、絶縁 回路36内のホトトランジスタが作動することにより、 基準電圧VREF1に一端が接続された抵抗40の他端の電 圧が降下する。この際に、その他端の電圧は、出力電圧 VO の電圧値の上昇に応じて電圧が低下するフィードバ ック電圧VFDとしてコンパレータ35のマイナス入力部 に供給される。この場合、コンパレータ35は、電圧V SW1 とフィードバック電圧VFDとを比較し、電圧VSW1 の電圧値がフィードバック電圧VFDの電圧値に達したと きに、制御信号SS をスイッチング制御回路31に出力 する。次いで、スイッチング制御回路31が、コンパレ ータ35から制御信号SS が出力されたときに、スイッ チ25に対するスイッチング制御信号SSWをローレベル にすることによりスイッチ25をスイッチングオフ状態 に制御する。このように、カレントモードPWM制御方 式に従ってフィードバック制御が行われることにより、 出力電圧VO が所定の電圧VR に安定化される。

【0012】以上の動作により、脈流VPの電圧がスレショルド電圧VTHを超える期間においては、主として、図7(b)に示す電流 I 11がスイッチ25を流れることによって出力電圧VOが生成され、脈流VPの電圧がスレショルド電圧VTHよりも低下する期間においては、主として、同図(c)に示す電流 I 12がスイッチ25を流れることによって出力電圧VOが生成される。

【0013】これらの過程において、図7(d)に示すように、脈流VPの電圧が最高電圧VMAX またはその近傍に達したときに、入力電流 I 12INがパルス状に流れ込んでコンデンサ23を充電する。このため、電源装置81に流れ込む入力電流 I INは、同図(b)に示す電流 I 11と、同図(d)に示す入力電流 I 12INとの合成となるため、同図(e)に示す電流波形となる。したがって、電流 I INが交流電圧 VACのほぼ 1 サイクル全域に亘って流れ込む結果、入力力率が0.85~0.9程度の良好な力率改善効果を得ることができ、しかも1 コンバータ

方式のため、極めて高効率で出力電圧VO を生成することができる。

[0014]

【発明が解決しようとする課題】ところが、出願人が既 に開発している電源装置81には、以下の改善点があ る。すなわち、電源装置81では、出力電圧V0の安定 化にあたり、フィードバック電圧VFDと電圧VSW1 とを コンパレータ35が比較することにより、カレントモー ドPMW制御方式に従ってフィードバック制御が行われ ている。この場合、トランス83の二次巻線83bのイ ンダクタンスL83b が大きく、かつトランス82の二次 巻線82bのインダクタンスL82b が小さく規定されて いる。このため、トランス82の二次巻線82bからは 不連続モードでフライバック電流が放出されるのに対し て、トランス83の二次巻線83bからは連続モードで フライバック電流が放出される。この場合、各二次巻線 82b、83bから同じ電力が放出されるとすれば、フ ライバック電流が不連続モードで放出されるときにトラ ンス82の一次巻線82aに流れる電流 I 11のピーク電 流値が大きくなるのに対し、フライバック電流が連続モ ードで放出されるときにトランス83の一次巻線83a に流れる電流 I 12のピーク電流値は小さくなる。したが って、電圧VSWIが電流 I 11と電流 I 12との合成電圧の ため、電圧VSW1 の電圧は、図7(f)に示すように、 脈流VP の電圧がスレショルド電圧VTHよりも低下する 時に急峻に低下し、超える時には急峻に上昇する。

【0015】一方、コンパレータ35、出力電圧検出回路56および絶縁回路36からなるフィードバック制御系には、ある程度の時間遅れが存在する。このため、電圧VSW1の電圧が急峻に低下する時には、スイッチング制御回路31がスイッチング制御するため、図7(g)に示すように、出力電圧V0が急激に上昇する。逆に、電圧VSW1の電圧が急峻に上昇する時には、スイッチング制御回路31がスイッチング制御信号SSWのパルス幅を急速に狭めようと制御するため、同図(g)に示すように、出力電圧V0が急激に低下する。このため、電源装置81には、出力電圧V0に重畳するリップル成分量が大きいため、出力電圧V0の確実なる安定化が望まれている。

【0016】本発明は、かかる改善点に鑑みてなされたものであり、出力電圧安定化制御の確実化を図ることが可能なスイッチング電源装置を提供することを主目的とする。

[0017]

【課題を解決するための手段】上記目的を達成すべく請求項1記載のスイッチング電源装置は、交流電圧を整流して脈流電圧を生成する整流回路と、交流電圧を整流平滑して直流電圧を生成する整流平滑回路と、整流回路の正極出力部と負極出力部との間および整流平滑回路の正極出力部と負極出力部との間に接続される1つのスイッ

チング素子と、整流回路の正極出力部およびスイッチン グ索子の間に接続される一次巻線を有する第1のトラン スと、整流平滑回路の正極出力部およびスイッチング素 子の間に接続され第1のトランスの一次巻線よりもイン ダクタンスが大きい一次巻線を有する第2のトランス と、スイッチング素子のスイッチングオン時にスイッチ ング素子を流れるスイッチング電流を電圧変換したスイ ッチング電流対応電圧に所定のオフセット電圧を加算し て生成された比較電圧が装置出力電圧の上昇に応じて電 圧が低下するフィードバック電圧の電圧値に達したとき にカレントモードPWM制御用の制御信号を生成して出 力する制御信号生成回路と、スイッチング素子をオン状 態に制御すると共に制御信号生成回路から制御信号が出 力されたときにスイッチング素子をオフ状態に制御する スイッチング制御回路とを備え、両トランスにおける各 二次巻線の誘起電圧を整流して合成することにより装置 出力電圧を生成することを特徴とする。

【0018】請求項2記載のスイッチング電源装置は、 交流電圧を整流して脈流電圧を生成する整流回路と、交 流電圧を整流平滑して直流電圧を生成する整流平滑回路 と、整流回路の正極出力部と負極出力部との間および整 流平滑回路の正極出力部と負極出力部との間に接続され る1つのスイッチング素子と、整流回路の正極出力部お よびスイッチング素子の間に接続される第1の一次巻線 と整流平滑回路の正極出力部およびスイッチング素子の 間に接続され第1の一次巻線よりもインダクタンスが大 きい第2の一次巻線とを有するトランスと、スイッチン グ素子のスイッチングオン時にスイッチング素子を流れ るスイッチング電流を電圧変換したスイッチング電流対 応電圧に所定のオフセット電圧を加算して生成された比 較電圧が装置出力電圧の上昇に応じて電圧が低下するフ ィードバック電圧の電圧値に達したときにカレントモー ドPWM制御用の制御信号を生成して出力する制御信号 生成回路と、スイッチング素子をオン状態に制御すると 共に制御信号生成回路から制御信号が出力されたときに スイッチング素子をオフ状態に制御するスイッチング制 御回路とを備え、トランスにおける二次巻線の誘起電圧 を整流することにより装置出力電圧を生成することを特 徴とする。

【0019】請求項3記載のスイッチング電源装置は、 請求項1または2記載のスイッチング電源装置におい て、オフセット電圧は、脈流電圧に対して高電圧期間と 低電圧期間とが反転した波形電圧、または直流定電圧で あることを特徴とする。

[0020]

【発明の実施の形態】以下、添付図面を参照して、本発明に係るスイッチング電源装置の好適な実施の形態について説明する。なお、出願人が既に開発している電源装置81と同一の構成要素については同一の符号を付して重複した説明を省略する。

【0021】まず、図1に示す電源装置1の構成について説明する。

【0022】この電源装置1は、請求項1記載の発明に 対応する電源装置であって、力率改善用の昇降圧コンバ ータ回路4と、コンデンサインプット形の昇降圧コンバ ータ回路5とを備え、両昇降圧コンバータ回路4,5で 1つのスイッチング素子を共通使用するフライバック形 の構成が採用されている。具体的には、電源装置1は、 本発明における第1および第2のトランスにそれぞれ相 当するスイッチング用のトランス2,3を備え、両トラ ンス2, 3における一次巻線2a, 3a側の一次回路 に、昇降圧コンバータ回路4の一部を構成するダイオー ド12, 13が配設されると共に、昇降圧コンバータ回 路5の一部をそれぞれ構成するダイオードスタック2 0、平滑用のチョークコイル21、コンデンサ23への 突入電流を電流制限する抵抗22、平滑用のコンデンサ 23、例えばFETで構成されたスイッチ25、および スイッチング電流検出用の抵抗26が配設されている。 【0023】また、一次回路には、スイッチ25のスイ ッチングをカレントモードPWM制御方式で制御するス イッチング制御回路31と、スイッチング制御回路31 用の補助電源VS を生成する補助電源回路32と、過電 圧検出回路33と、スイッチング電流の過電流を検出す るコンパレータ34と、本発明における制御信号生成回 路に相当しカレントモードPWM制御用の制御信号SS を生成するコンパレータ35と、絶縁回路36と、抵抗 37~40とが配設されている。この場合、補助電源回 路32は、トランス2の補助巻線2cと、トランス3の 補助巻線3cと、補助巻線2c,3cの誘起電圧をそれ ぞれ整流するダイオード41,42と、整流された脈流 を合成した電圧を平滑して補助電源VS を生成するコン デンサ43とで構成されている。

【0024】一方、トランス2,3における各二次巻線2b,3b側の二次回路には、整流用のダイオード51,52と、平滑用のコンデンサ53と、分圧用の抵抗54,55と、出力電圧V0の電圧値を検出して一次回路にフィードバックする出力電圧検出回路56とが配設されている。

【0025】この電源装置1では、ダイオード12、13が交流電圧VACを整流することにより図2(a)に示す脈流VPを生成し、ダイオードスタック20およびコンデンサ23が交流電圧VACを整流平滑することにより直流電圧VDCを生成する。この場合、脈流VPの高電圧期間においては、主として昇降圧コンバータ回路4が出力電圧V0を生成する。この場合、脈流VPの最高電圧VMAX(同図(a)参照)のときに、トランス2の一次巻線2aを流れる電流111の電流値と、トランス3の一次巻線3aを流れる電流112の電流値との比が例えば9:1となるように予め規定する。また、両トランス2、3については、例えば、トランス2の一次巻線2a

のインダクタンスおよび巻数をそれぞれ値L2aおよび値 N2aとし、トランス2の二次巻線2bのインダクタンスおよび巻数をそれぞれ値L2bおよびN2bとし、トランス3の一次巻線3aのインダクタンスおよび巻数をそれぞれ値L3aおよび値N3aとし、トランス3の二次巻線3bのインダクタンスおよび巻数をそれぞれ値L3bおよびN3bとした場合、下記の②式および②式が成立する仕様で製作する。

L2a: L3a=1:9······**3**式 N2a: N2b=N3a: N3b····**4**式

【0026】このような仕様の下で、例えば、交流電圧 VACの正サイクル期間における脈流VPが最高電圧VMA Xのときにスイッチ25がオン状態に制御されると、電流 I11が、ダイオード12、トランス2の一次巻線2a、スイッチ25、抵抗26、およびダイオードスタック20内のダイオードからなる電流経路を流れることにより、トランス2にエネルギーが蓄積される。次いで、スイッチ25のオフ状態制御時に、ダイオード51およびコンデンサ53が、二次巻線2bの誘起電圧を整流平滑することにより出力電圧V0を生成する。

【0027】一方、脈流VP の電圧が徐々に低下する と、昇降圧コンバータ回路4が出力電圧VO を生成する ための入力電圧が低下する。したがって、昇降圧コンバ ータ回路5が、出力電圧V0 の生成に徐々に寄与するこ とになる。やがて、脈流VP の低電圧期間において、脈 流VP の電圧が昇降圧コンバータ回路4による出力電圧 VO の生成が可能なスレショルド電圧VTH(図2(a) 参照)よりも低下すると、この期間においては、主とし て昇降圧コンバータ回路5が出力電圧V0 を生成する。 【0028】この脈流VPの低電圧期間においては、ス イッチ25のオン状態制御時に、コンデンサ23の充電 電圧に基づく電流 112が、コンデンサ23の正極端子、 トランス3の一次巻線3a、スイッチ25、抵抗26、 およびコンデンサ23の負極端子からなる電流経路を流 れることにより、トランス3にエネルギーが蓄積され る。次いで、スイッチ25のオフ状態制御時に、ダイオ ード52およびコンデンサ53が、二次巻線3bの誘起 電圧を整流平滑することにより出力電圧VO を生成す

【0029】また、脈流VPが高電圧のときには、スイッチ25のスイッチングがオフ状態に制御されたときに、主としてトランス2の補助巻線2cに電圧が誘起し、ダイオード41が誘起電圧を整流し、かつコンデンサ43が平滑することにより、図2(f)の破線で示すように、補助電源VS1が生成される。逆に、脈流VPが低電圧のときには、スイッチ25のスイッチングがオフ状態に制御されたときに、主としてトランス3の補助巻線3cに電圧が誘起し、この際には、ダイオード42が誘起電圧を整流し、かつコンデンサ43が平滑することにより、同図(f)の実線で示すように、補助電源VS2

が生成される。この場合、両補助電源VS1、VS2が合成されることにより、同図(g)に示すように、交流電圧VACの1サイクルに亘って出力電圧V0に比例するほぼ一定電圧値の補助電源VSが生成され、この補助電源VSは、スイッチング制御回路31に駆動用電源として供給されると共に過電圧検出回路33にも出力される。

【0030】一方、出力電圧V0は、交流電圧VACの1サイクルに亘ってスイッチ25がスイッチング制御回路31によってPWM制御されることにより、所定の電圧VRに安定化される。具体的には、コンパレータ35のプラス入力部には、本発明におけるスイッチング電流対応電圧に相当しスイッチング電流が抵抗26に流れるこ

とによって抵抗26の両端に発生する電圧VSM1と、基準電圧VREF1を抵抗38,37,26で分圧した電圧とを加算した電圧VSWが入力される。この場合、電圧VSWは、本発明における比較電圧に相当し、その電圧値は、抵抗38,37,26の抵抗値をそれぞれR38,R37,R26とすれば、抵抗26にスイッチング電流が流れているときには、下記の⑤式で表され、スイッチング電流が流れているときには、下記の⑥式で表される。なお、以下、電圧VSW1に加算される電圧、言い替えれば、下記の⑥式で表される電圧VSWをオフセット電圧VOFSと定義する。

VSW= (VREF1-VSW1) ×R37/(R37+R38) +VSW1 · · · **⑤**式 VSW= VREF1×(R37+R26)/(R38+R37+R26) · · · · · **⑥**式

【0031】同時に、出力電圧検出回路56が、抵抗5 4,55によって分圧された電圧に応じて絶縁回路36 内のホトダイオードを駆動することにより、絶縁回路3 6内のホトトランジスタが作動し、抵抗40の他端の電 圧がフィードバック電圧VFDとしてコンパレータ35の マイナス入力部に供給される。この場合、コンパレータ 35は、図3(a)に示すように、電圧VSWの電圧値が フィードバック電圧VFDの電圧値に達したときに、同図 (b) に示すハイレベルの制御信号SS をスイッチング 制御回路31に出力する。これにより、スイッチング制 御回路31が、同図(c)に示すように、スイッチング 制御信号SSWをローレベルにすることによりスイッチ2 5をスイッチングオフ状態に制御する。この結果、カレ ントモードPWM制御方式に従ってフィードバック制御 が行われることにより、出力電圧VO が所定の電圧VR に安定化される。

【0032】この場合、電圧VSWが、電圧VSW1 にオフ セット電圧VOFS を重畳して生成され、かつフィードバ ック電圧VFDが出力電圧V0 の所定の電圧VR に応じて 一義的に決定される電圧値のため、図2(h)に示すよ うに、
脈流VP がスレショルド電圧VTHを超えている期 間における電圧VSWと、脈流VP がスレショルド電圧V THを下回っている期間における電圧VSWとの電圧差が小 さくなっている。つまり、オフセット電圧VOFS が重畳 されることにより、その電圧差が圧縮されて、脈流VP がスレショルド電圧VTHを下回る際および超える際の電 圧VSWの変化量が小さくなっている。したがって、コン パレータ35、出力電圧検出回路56および絶縁回路3 6からなるフィードバック制御系にある程度の時間遅れ が存在する場合であっても、スイッチング制御回路31 によるスイッチング制御信号SSWのパルス幅制御量が、 電源装置81におけるパルス幅制御量と比較して十分に 少なくなる。このため、同図(i)に示すように、出力 電圧VO に重畳するリップル成分が十分に除去される。 この結果、この電源装置1では、出力電圧V0 が所定の 電圧VR に確実に安定化される。

【0033】また、出力電圧VOの過電圧に対する過電圧保護も同時に行われる。具体的には、補助電源VSの電圧値は、両トランス2,3の各一次巻線2a,3aの誘起電圧を整流した電圧を合成しているため、出力電圧VOにほぼ比例する。このため、過電圧検出回路33は、補助電源VSの電圧が過電圧判定用の基準電圧VOV(図2(g)参照)を超えたときに、過電圧制御信号SOVをスイッチング制御回路31が、スイッチング制御信号SSWのスイッチング制御回路31が、スイッチング制御信号SSWのスイッチ25への出力を停止する。これにより、出力電圧VOの過度の上昇が防止される。この場合、補助電源VSの電圧値が交流電圧VACの1サイクルに亘ってほぼ一定電圧値のため、脈流VPの高電圧期間および低電圧期間のいずれにおいても、出力電圧VOの過電圧に対する保護の確実化を図ることができる。

【0034】さらに、スイッチ25に対する過電流保護も行われる。具体的には、コンパレータ34が、図2 (h)にそれぞれ示す電圧VSWと基準電圧VREF2とを比較し、電圧VSWが基準電圧VREF2よりも高い電圧に達したときに、制御信号SOCをスイッチング制御回路31に出力する。この際には、スイッチング制御回路31が、スイッチング制御信号SSWのスイッチ25への出力を停止する。これにより、過大なスイッチング電流の導通が阻止されてスイッチ25が保護される。

【0035】以上の動作により、脈流VPの電圧がスレショルド電圧VTHを超える期間においては、主として、図2(b)に示す電流 I 11がスイッチ25を流れることによって出力電圧VOが生成され、脈流VPの電圧がスレショルド電圧VTHよりも低下する期間においては、主として、同図(c)に示す電流 I 12がスイッチ25を流れることによって出力電圧VOが生成される。

【0036】これらの過程において、図2(d)に示すように、脈流VPの電圧が最高電圧VMAXまたはその近傍に達したときに、入力電流 I 12INがバルス状に流れ込んでコンデンサ23を充電する。このため、電源装置1に流れ込む入力電流 I INは、同図(b)に示す電流 I 11

と、同図(d)に示す入力電流 I 12INとの合成となるため、同図(e)に示す電流波形となる。したがって、電流 I INが交流電圧 VACのほぼ 1 サイクル全域に亘って流れ込む結果、入力力率が0.85~0.9程度の良好な力率改善効果を得ることができる。

【0037】次に、図4を参照して他の実施の形態に係る電源装置1aについて説明する。なお、電源装置1と同一の構成要素については同一の符号を付して重複した説明を省略し、また電源装置1と同一の動作についての重複した説明も省略する。

【0038】電源装置1aは、請求項2記載の発明に対応する電源装置であって、同図に示すように、電源装置1における2つのトランス2,3に代えて、本発明における第1および第2の巻線にそれぞれ相当する一次巻線6a,6b、二次巻線6cおよび補助巻線6dを有する1つのトランス6が用いられて構成されている。この場合、トランス6の両一次巻線6a,6b、二次巻線6cおよび補助巻線6dは、磁気コアを介して互いに磁気結合されており、一次巻線6aの巻数Naに対する一次巻線6bの巻数Nbの巻線比Rabが例えば1:2に規定されている。また、補助電源回路32bは、補助巻線6a、ダイオード42およびコンデンサ43で構成されている。

【0039】この電源装置1aでは、電源装置1と同様 にして、図5(a)に示す脈流VP、および脈流VPの 最高電圧VMAX にほぼ等しい電圧の直流電圧VDCが生成 される。そして、脈流VP の高電圧期間においては、昇 降圧コンバータ4が出力電圧V0 を生成する。具体的に は、この期間では、スイッチ25がオン状態に制御され ると、電流 I1 が、ダイオード12、一次巻線6a、ス イッチ25、抵抗26およびダイオードスタック20か らなる電流経路を流れる。この際には、図4に示すよう に、電圧Vaが一次巻線6aの両端に誘起し、これに伴 って、巻線比Rabに応じた電圧Vbが一次巻線6bの両 端に誘起する。この場合、脈流VP の電圧が最高電圧V MAX の1/2となる電圧V1 (図5 (a)参照)よりも 高電圧の期間においては、電圧Vbは、脈流VPの最高 電圧VMAX よりも高電圧となる。したがって、この期間 では、電圧Vbが直流電圧VDCの電圧よりも高電圧とな るため、直流電圧VDCに基づく電流 I2 の一次巻線 6 b への流れ込みが阻止される。次いで、ダイオード51お よびコンデンサ53が、スイッチ25のオフ状態制御時 に二次巻線6cに誘起した電圧を整流平滑することによ り出力電圧VO を生成する。

【0040】次いで、脈流VPの電圧が徐々に低下し、 脈流VPの電圧が電圧V1よりも低下する低電圧期間に おいては、昇降圧コンバータ回路5が出力電圧V0を生 成する。具体的には、この期間では、スイッチ25がオ ン状態に制御されると、電流 I2が、コンデンサ23の 正極端子、一次巻線6b、ダイオード24、スイッチ2 5、抵抗26およびコンデンサ23の負極端子からなる 電流経路を流れる。この際には、図4に示すように、電 圧Vbが一次巻線6bの両端に誘起し、これに伴って、 巻線比Rabに応じた電圧Vaが一次巻線6aの両端に誘 起する。この場合、この期間においては、電圧Vaは、 直流電圧VDCの1/2の電圧になるため、脈流VPの電 圧よりも高電圧となる。したがって、この期間では、脈 流VPに基づく電流11の一次巻線6aへの流れ込みが 阻止される。次いで、ダイオード51およびコンデンサ 53が、スイッチ25のオフ状態制御時に二次巻線6c に誘起した電圧を整流平滑することにより出力電圧VO を生成する。

【0041】以上の動作により、図5(b),(c)に示すように、脈流VPの電圧が電圧V1よりも高電圧の期間においては、一次巻線6aに電流I1が流れることにより出力電圧V0が生成され、脈流VPの電圧が電圧V1よりも低電圧の期間においては、一次巻線6bに電流I2が流れることにより出力電圧V0が生成される。一方、コンデンサ23には、同図(d)に示す入力電流I2INがパルス状に流れ込む。このため、電源装置1aに流れ込む入力電流IINは、同図(b)に示す電流I1と、同図(d)に示す入力電流I2INとの合成となるため、同図(e)に示す電流波形となる。したがって、電流IINが交流電圧VACのほぼ1サイクル全域に亘って流れ込む結果、電源装置1と同じように、入力力率が0.85~0.9程度の良好な力率改善効果が得ることができる。

【0042】また、出力電圧VOのカレントモードPMW制御についても、電源装置1と同じようにして、図5(f)に示すように、脈流VPがスレショルド電圧VTHを超えている期間における電圧VSWと、脈流VPがスレショルド電圧VTHを下回っている期間における電圧VSWとの電圧差、つまり、脈流VPが最高電圧VMAXを下回る際および超える際の電圧VSWの変化量が小さくなっている。したがって、スイッチング制御回路31によるスイッチング制御信号SSWのバルス幅制御量が、電源装置1におけるパルス幅制御量とほぼ同一となる。このため、図5(g)に示すように、出力電圧VOに重畳するリップル成分が十分に除去される。この結果、この電源装置1aでも、出力電圧VOが所定の電圧VRに確実に安定化される。

【0043】このように、この電源装置1aによれば、 交流電圧VACの1周期における山の部分に相当する期間 (つまり、脈流VP の高電圧期間)においては、一次巻 線6aを介して二次巻線6c側にエネルギーが伝達さ れ、交流電圧VACの1周期における谷の部分に相当する 期間(つまり、脈流VP の低電圧期間)においては、一 次巻線6bを介して二次巻線6c側にエネルギーが伝達 されるため、2つのトランス2、3を必要とする電源装 置1とは異なり、1つのトランス6を両昇降圧コンバー タ4,5で兼用することができる。この場合、巻線6 a,6b,6cの数は電源装置1と比較して1つ低減できるだけであるが、一般的には、トランス全体に占める磁気コアの割合が極めて大きいため、磁気コアを1つにできることで、実質的には、スイッチング電源装置に占めるトランスの体積比を約1/2に低下させることができる。この結果、電源装置1aの小型化を図ることができると共にコストを低減することができる。しかも、電源装置1と同じように、1コンバータ方式のため、極めて高効率で出力電圧V0を生成することができる。

【0044】なお、本発明におけるスイッチング電源 は、上記した電源装置1,1 aの構成に限らず、適宜変 更が可能である。例えば、フォワード型AC/DCコン バータや、非絶縁チョッパー形電源装置にも適用が可能 であるし、交流電圧VACの電圧に何ら制限を受けないた め、いわゆる入力ワールドワイドレンジのスイッチング 電源装置やACアダプタにも適用が可能である。また、 両コンバータ回路4、5にスイッチ25をそれぞれ別個 に配設し、その両スイッチ25をスイッチング制御回路 31がスイッチング制御する構成を採用することもでき る。さらに、スイッチ25としては、FETに限らず、 トランジスタなどの各種スイッチング素子を採用するこ ともできる。また、この実施形態では、オフセット電圧 として、直流定電圧を電圧VSW1 に重畳する例について 説明したが、これに限らず、脈流VP を反転増幅した波 形の電圧を電圧VSW1 に重畳してもよい。この場合に は、脈流VP がスレショルド電圧VTHを下回る期間にお ける電圧VSWの電圧値を重点的に高くすることができる ため、脈流VP がスレショルド電圧VTHを下回る際およ び超える際の電圧VSWの変化量をより小さくすることが できるため、出力電圧VO をより確実に所定の電圧VR に安定化することができる。

【0045】また、電源装置1aでは、トランス2の一 次巻線2aの巻数Naに対する一次巻線2bの巻数Nb の巻線比Rabを値2(1:2)で形成した例について説 明したが、巻線比Rabは値1以上であればよい。言い替 えれば、巻線比Rabで決定される電圧V1が、昇降圧コ ンバータ4の動作可能電圧であるスレショルド電圧VTH よりも高い電圧となればよい。ただし、入力力率の十分 な改善効果を期待するには、発明者の実験によれば、巻 線比Rabを値1.5から値3までの範囲に規定するのが 好ましく、この範囲であれば、入力力率が0.85~ 0.9の範囲に収まることが確認されている。したがっ て、入力力率が一般的に0.5~0.65であるコンデ ンサインプット形のスイッチング電源装置と比較して、 入力力率が格段に改善される。なお、巻線比Rabを値1 に近づけるほど、出力電圧V0 生成に対する昇降圧コン バータ4の役割が大きく、巻線比Rabを大きな値にする ほど、出力電圧V0 生成に対する昇降圧コンバータ5の 役割が大きくなる。このため、巻線比Rabを値1.5か

ら値3までの範囲に規定することにより、コンデンサ2 3の容量をある程度まで小さくすることもでき、かかる 場合には、電源装置1aを最も小型化することができ る。

[0046]

【発明の効果】以上のように、請求項1記載のスイッチング電源装置によれば、制御信号生成回路が、スイッチング電流対応電圧と所定のオフセット電圧との加算電圧を比較電圧として、その比較電圧がフィードバック電圧の電圧値に達したときに制御信号を生成することにより、スイッチング制御回路の制御量を十分に少なくすることができるため、出力電圧に重畳するリップル成分を十分に除去することができ、これにより、出力電圧を確実に安定化することができる。

【0047】また、請求項2記載のスイッチング電源装置によれば、請求項1記載のスイッチング電源装置の効果に加えて、スイッチング用のトランスを1つで構成することができるため、十分な入力力率改善効果を維持しつつ、スイッチング電源装置の小型化を図ることができると共にコストを低減することができる。

【0048】さらに、請求項3記載のスイッチング電源 装置によれば、脈流電圧に対して高電圧期間と低電圧期間とが反転した波形電圧、または直流定電圧を用いることによりオフセット電圧を極めて簡単に生成することができる。この場合、直流定電圧を用いた場合には、スイッチング電源装置を最も簡易に構成することができる。 【図面の簡単な説明】

【図1】本発明の実施の形態に係る電源装置1の回路図である。

【図2】電源装置1の動作を説明するための波形図であって、(a)は交流電圧VACを整流して生成した脈流VPの電圧波形図、(b)は電流 I 11の電流波形図、

- (c)は電流 I 12の電流波形図、(d)は入力電流 I 12 INの電流波形図、(e)は入力電流 I INの電流波形図、
- (f)は補助電源VS1、VS2の電圧波形図、(g)は補助電源VS の電圧波形図、(h)は電圧VSWの電圧波形図、(i)は出力電圧VO の電圧波形図である。

【図3】(a)は電圧VSWおよびフィードバック電圧VFDの電圧波形図、(b)は制御信号SSの電圧波形図、(c)はスイッチング制御信号SSWの電圧波形図であ

【図4】本発明の他の実施の形態に係る電源装置1aの 回路図である。

【図5】電源装置1aの動作を説明するための波形図であって、(a)は交流電圧VACを整流して生成した脈流VPの電圧波形図、(b)は電流I1の電流波形図、(c)は電流I2の電流波形図、(d)は入力電流I21Nの電流波形図、(e)は入力電流IINの電流波形図、

(f)は電圧VSWの電圧波形図、(g)は出力電圧VOの電圧波形図である。

【図6】出願人が既に開発している電源装置81の回路 図である。

【図7】電源装置81の動作を説明するための波形図であって、(a)は交流電圧VACを整流して生成した脈流 VPの電圧波形図、(b)は電流111の電流波形図、

- (c)は電流 I 12の電流波形図、(d)は入力電流 I 12 INの電流波形図、(e)は入力電流 I INの電流波形図、
- (f)は電圧VSW1の電圧波形図、(g)は出力電圧V0の電圧波形図である。

【符号の説明】

- 1,1a 電源装置
- 2, 3, 6 トランス

2a, 3a, 6a, 6b 一次卷線

2b, 3b, 6c 二次卷線

4,5 昇降圧コンバータ回路

31 スイッチング制御回路

35 コンパレータ

VDC 直流電圧

VFD フィードバック電圧

VO 出力電圧

VOFS オフセット電圧

VP 脈流

VSW 電圧